Boek
Design and Verilog-A Modeling of Phase-Locked Loop Based Clock and Data Recovery Integrated Circuit for 10 Gb/s Intra/Inter Chip Communications in SoC «
Boeklezers.nl is een netwerk voor sociaal lezen. Wij helpen lezers nieuwe boeken en schrijvers ontdekken, en brengen lezers met elkaar en schrijvers in contact. Meer lezen »
Er zijn nog geen recensies voor dit boek.